Error:invalid sample_cnt, probably error between communication with debug core.XL_易灵思FPGA1个月前发布50该帖子部分内容已隐藏付费阅读1积分登录购买原因：时钟没有进行正确约束。或者存在时序问题。 原因：时钟没有进行正确约束。或者存在时序问题。
没有回复内容