3.1IVITEX-E PAR PAR在“生成PAR统计量”阶段需要很长时间。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

3.1IVITEX-E PAR PAR在“生成PAR统计量”阶段需要很长时间。

描述

关键字:长、生成、统计、V2000 e、延迟

紧迫性:标准

问题描述:
在PAR期间花了更多的时间看到了一个案例。
“生成PAR统计”阶段比实际放置期间
并进行布线设计。发现“生成PAR统计量”
可以使相位更有效。

解决方案

这个问题在最新的3.1i服务包中是固定的:
HTTP://Spop.xILIX.COM/Sputp/TekSuff/SWI更新。这个
问题首先被固定在3.1i服务包3中。

请登录后发表评论

    没有回复内容