PotatoPie 4.0 实验教程(9)——FPGA LVDS通信测试例程-Anlogic-安路社区-FPGA CPLD-ChipDebug

PotatoPie 4.0 实验教程(9)——FPGA LVDS通信测试例程

 LVDS 通信测试实现
功能概括:实现 PotatoPie板 LVDS 数据回环。
功能说明: 使用 PotatoPie
开发板进行了数据的 LVDS 回环通信,数据的线速率是 800Mbps

采用开发板上的两组差分对作为 LVDS 信号回环的端口分别传输时钟和数据信号,每组由一对发
送端口和一对接收端口构成。发送端的管脚名称为 
tx_clk, tx_out_p;接收端的管脚名称为 rx_clk
rx_in_p 测试时的管脚连接方式为: tx_clk 与 rx_clk 的 p/n 端对应连接, tx_out_p 与 rx_in_p
的 p/n 端对应连接。以下是 LVDS 的连接关系图。

20231220224613363-image

功能描述

本例程展示了 LVDS 的收发,使用 prbs 进行数据的收发校验,在工程中会产生 8bit 的伪随机数,
利用并转串模块将数据串行传输至发送端口,通过数据环回的方式在接收端口接收到发送端口的数据
信号,数据速率为 
800Mbps,利用串转并模块将串行数据恢复为 8bit 伪随机数,并与伪随机数进行比 对校验,校验正确则数据 LVDS 环回验证成功。功能框图如下图所示: 

20231220224634527-image

演示方法

将时钟和数据的 tx 与 rx 端口依次连接好后, 编译下载 FPGA 的位流文件。(这里必须使用双绞
线,否则信号会受到严重干扰,造成传输失败)实时监测 
prbs 码传输,观察 LED 灯的变化情况, LED 进行流水灯闪烁表示数据传输正确,全亮表示数据传输错误。

请登录后发表评论

    没有回复内容