VSS——我如何编译VLSI的Xilinx仿真库？

描述

关键词：SyopSyS、VSS、VHDLAN、VHDLSIM、仿真、如何

紧迫性：标准

一般描述：
如何在SyopSoSS VSS中编译Xilinx仿真库？

解决方案

一

手动编译库：

VSS是SyopPSS的VHDL仿真器，它使用预编译的库进行仿真。Xilinx为VSS提供了编译的仿真库，可以在$xilinx/Syopops/LooC/Sim/中找到。

VSS使用.SypopysSvssStutter文件进行环境和库设置。这个文件的例子是在$xilinx/SyopSys/示例目录中提供的。必须修改仿真库的指针以反映它们的实际位置。

下面的过程说明如何编译Xilinx仿真库：

洛基布洛克斯在预综合（RTL）和后综合仿真中，使用LogiBulx库用于包含LogiBox组件的设计。

-将下列行添加到.SypopsSyVSS.安装文件：
LogiPoxx:/PATTIONTOORITION/LogiBROX

-创建物理目录如下：
MKDIR/PATTIONTORION/LogiBROX

然后，在VSS中编译库：
VHDLAN-C-W LogiBuilx$Xilinx/VHDL/SRC/LogiBuxx/MVLUTILVHD
VHDLAN-C-W LogiBuilx$Xilinx/VHDL/SRC/LogiBuilx/MVL.VHD
VHDLAN-C-W LogiBuilx$Xilinx/VHDL/SRC/LogiBuxx/LogiBuilx.VHD

西姆普里姆SIMPREM库用于后NGDBug（门级功能）、POST映射（部分定时）和POST和路由（全时序）仿真。

-将下列行添加到.SypopsSyVSS.安装文件：
SimPrim:

-创建物理目录如下：
MKDIR/PATTIONTON/SIMPLICS

然后，在VSS中编译库：
VHDLAN -C-W SIMPRIM $ Xilinx/VHDL/SRC/SIMPRIMS/SIMPRIMION VPACKAG.VHD
VHDLAN -C-W SIMPRIM $ Xilinx/VHDL/SRC/SIMPRIMS/SIMPRIMIVE组件
VHDLAN -C-W SIMPRIM $ Xilinx/VHDL/SRC/SIMPRIMS/SimPrimthVITAL.VHD

UNISIMUNISIM库用于网络列表中实例化组件的行为（RTL）仿真和后综合仿真。

-将下列行添加到.SypopsSyVSS.安装文件：
UNISIM：/ PATIOStoTHORID/UNISIMS

-创建物理目录如下：
MKDIR/PATTIONTON/UNISIMS

然后，在VSS中编译库：
VHDLAN-C-W UNISIM $ Xilinx/VHDL/SRC/UNISIMS/UNISIMIVVPK.VHD
VHDLAN-C-W UNISIM $ Xilinx/VHDL/SRC/UNISIMS/UNISIMIVVCOV.VHD
VHDLAN-C-W UNISIM $ Xilinx/VHDL/SRC/UNISIMS/UNISIMU-VITAL.VHD

磁芯发生器核心生成器HDL库模型用于RTL仿真。

-将下列行添加到.SypopsSyVSS.安装文件：
XILIXXCORILB:

-创建物理目录如下：
MKDIR/PASTION ToOrthox/XILIXXCORIELB

然后，在VSS中编译库：
VHDLAN-I W-XILIXXCORILB/PATHORT-TORION//LT文件名& VHD

注：核心生成器VHDL模型需要遵循特定的编译顺序。这个顺序可以在文件“$xilinx/VHDL/SRC/XilinxCoreLib /VHDLL分析”命令中找到。

二

有关使用VSS进行仿真设计的信息，请参见（赛灵思解答9774）.

三

对于Xilinx 4.1I/4.2I软件：

Xilinx提供了编译VSS仿真器的HDL库的实用工具。此实用程序可在Xilinx/bin /lt平台/gt//ClulixHDLPL中使用。
（平台和GT是HP、SOL或NT）。

若要运行此操作，请在命令行中键入以下内容：

XIPLL语言