3.1i VixEnter,核心生成器-块内存(ASP)的ASY文件不能正确生成-Xilinx-AMD社区-FPGA CPLD-ChipDebug

3.1i VixEnter,核心生成器-块内存(ASP)的ASY文件不能正确生成

描述

关键字:VIETEX II、块、内存、异步、FIFO、ASY、符号文件

紧迫性:标准

一般描述:
当我在核心生成器中生成块内存单端口(ViTeX II)时,只产生了.AY文件的一部分。即使是核心的模板.ASY文件,PIN信息也不会输入到.ASY文件中。

(XCo和.ASY已经复制到bug案例目录中。这个问题也出现在异步FIFO中,也可能与其他内核一起出现。

解决方案

这个问题是在2000年11月发布的3.1IAIPIPUPDATE 2中确定的。

此更新可在:
HTTP://www. XILIX.COM/IPCCANT/COREGEN/UPDATET.HTM

请登录后发表评论

    没有回复内容