时序仿真-时序仿真包括各种电容负载值的I/O延迟吗?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

时序仿真-时序仿真包括各种电容负载值的I/O延迟吗?

描述

一般描述:

Xilinx是否为各种I/O标准和容性负载产生时序仿真信息?

解决方案

所有Xilinx定时信息使用默认容性负载值。这个值根据使用的I/O标准而变化,但通常是0pF。对于具体的I/O标准,请参阅以下数据:

HTTP://www. XILIX.COM/PARIOFO/DATABOOK.HTM

但是,如果使用不同的容性负载值,则必须调整I/O定时来考虑这一点。请参考(赛灵思解答17720)欲了解更多信息。

请登录后发表评论

    没有回复内容