3.1IXST -“警告:(FCTSY0300)。“模块名”模型在目的库中具有不同的特点-Xilinx-AMD社区-FPGA CPLD-ChipDebug

3.1IXST -“警告:(FCTSY0300)。“模块名”模型在目的库中具有不同的特点

描述

关键词:Verilog,库,原语,实例化

紧迫性:标准

一般描述:
如果用户模块/组件(黑箱或函数)和Xilinx原语具有相同的名称,XST映射器将重命名用户模块/组件。

例子:
“XOR4”将重命名为“XOR41”。

XST的警告消息如下:

警告:(FCTSY0300)。XOR4模型在目的库中具有不同的特点
警告:(fCTX0301)。模型名称已更改为“XOR41”。

虽然Verilog是区分大小写的,但不管是哪种情况,都会发生VHDL和Verilog综合。

解决方案

为了避免这些警告,将用户生成的模块/组件的名称更改为非原始名称的内容。XST识别的原语列表可以在:

C:\xilinx\verilog \Src\ISIS\UNISIMIMPCOMP.V
C:\xilinx\VHDL\SRC\UNISIMS\UNISIMIVVCOV.VHD

注意:这个问题在4.1i软件版本中是固定的。

请登录后发表评论

    没有回复内容