4.2i基础——一个错误报告：“中止”

描述

关键词：中止，SyopSyS，@，AlDEC，FPGAExpress

紧迫性：标准

一般描述：
当我在基础上综合VHDL或Verilog时，报告了以下错误消息：

“中止”

解决方案

这个错误可能是由FPGAExpress和基础之间的接口造成的。通过以下步骤确定问题的真正来源：

1。在FPGAExpress的独立模式下打开设计并综合设计。是否报告了“中止”消息？

没有：存在通信问题。请用Xilinx客户服务打开一个WebCase:
HTTP://Spop.xILIX.COM/Sputp/CurrExxPress／WebSupp.HTM

是的：按照下面的指示进行。

2。一次综合一个模块，以确定哪个模块引起错误。

三。一旦找到了模块，就注释出代码段，直到找到了违规行。如果代码正确，但解释不正确，请打开一个带有Xilinx客户服务的WebCase:
HTTP://Spop.xILIX.COM/Sputp/CurrExxPress／WebSupp.HTM