Project name doesn’t match with design file, Please open PT for design synchronization.-易灵思(Elitestek)社区-FPGA CPLD-ChipDebug

Project name doesn’t match with design file, Please open PT for design synchronization.

20240713165438574-image

现象描述:

(1)当工程带debuger时,修改工程名就会报这样的错误。这时要重新打开interfaceDesigner,然后就会更新xx.peri.xm。

(2)遇到另种情况,在ila新加了几根信号线重新编译,编译到一半的时候软件突然崩了,然后重新打开软件继续编译,就直接报错了。

解决方案:(1)在工程目录下发现一个dbg.peri.xml,删除就可以了。编译过程在读取文件时可能发生了冲突,把不相关的xml删除。

请登录后发表评论

    没有回复内容