Efinity debugeri常见问题总结-易灵思(Elitestek)论坛-FPGA CPLD-ChipDebug

Efinity debugeri常见问题总结

​(1)Debug Core UUID mismatch

20240423094256246-image

 

原因:

(1)CDONE信号没有拉高,说明程序没有加载到FPGA。也可以说程序没有运行起来。要注意配置程序时是否进入了user mode.

(2) 配置文件与debugger文件,即json文件不对应。需要手动从Perspectives -> Profile Editor中重新import Profile,即找到json文件,目前已经添加了upload。

(3)通过Open Debugger添加vio或者la,但是实际上没有在Interface Designer中添加JTAG_USER_TAP

(4)如果没有添加Debug也是连接不上的;

20240423094328630-image

 

(5)TI60会存在A版本与A1版本有区别不连接不上;

(6)通过添加了vio和la的方式,但是没有把debug_top添加工程,依然编译过去,也是UUID dismatch.

(7)Open Debugger添加VIO或者LA,但是信号在例化时没有例化正确。

(8)T20以下器件在通过JTAG配置时必须要连接CRESET,T8F81还需要连接SSN信号。如果没有连接的话,可能存在看似JTAG配置成功,但是实际上配置的程序并没有运行,依然只运行了上电第一次配置的程序。此时UUID肯定也不匹配,因为新程序没有运行。

(9)没正确指定top文件。

(2)Debugger不运行

现象:点击run和run immediate都没有运行,Core Status处于Idle状态。

20240423094404926-image

 

原因:(1)时钟没有运行。

(2)时钟性能不好,或者时序不好。

(3)gitwave打不开

原因:

(1)注意环境变量路径为”C:\Efinity\gtkwave64\bin\”,不能添加”gtkwave.exe”

20240423094441610-image

 

(2)正确的添加环境变量后,要重启efinity才能打开

 

(4)debugger关不掉

原因:(1)关闭工程,重新打开。

20240423094505543-image

 

(5)直接通过josn文件打开Debugger。

打开Perspectives -> Profiles Editor

20240423094531656-image

 

(6)Error:invalid sample_cnt, probably error between communication with debug core.

1)JTAG下载正常,能连接上,但是采集数据不正确

2)过一会儿之后报下面的错误

Error:invalid sample_cnt, probably error between communication with debug core.

3)la0是好的,la1会出上面的错误

 

原因:(1)时钟没有进行约束。

(2)时钟不稳定,比如pll没有锁定。

(7)Open Debugger打不开

(1)没有安装USB驱动;

(8)ERROR:Failed polling ready for burst read due to timeout= 5.0 s

20240423094603642-image

 

结论:可能没有用连续时钟采样 。

请登录后发表评论

    没有回复内容