3.1i平面设计器-PIN LOC从放置窗口变为平面图窗口。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

3.1i平面设计器-PIN LOC从放置窗口变为平面图窗口。

描述

关键词:Floorplanner,3.1i,PIN,LOC,放置

紧迫性:标准

一般描述:
在UCF(用户约束文件)中,我在设计中锁定了几个信号。
并用平面规划文件实现设计。我打开
在Floorplanner中规划的文件,并且信号已经移动到
平面布置窗口中的错误引脚;但是,放置窗口
表明一切都是正确的。

解决方案

这个问题在最新的3.1i服务包中是固定的:
HTTP://Spop.xILIX.COM/Sputp/TekSuff/SWI更新. 第一
包含修复的Service PACK是3.1i Service PACK 5。

请登录后发表评论

    没有回复内容