【提问】ERROR: Design’s sip pad number = 110, exceeds the limit 55.-Anlogic-安路社区-FPGA CPLD-ChipDebug
请登录后发表评论

    回答1
    只看作者
    最新最热
    • ICMaker的头像-ChipDebugICMaker徽章-资深玩家-ChipDebug等级-LV3-ChipDebug版主0
      两种可能，要么你的管脚110个超过了芯片的管脚数。另一种可能，你的顶层有错误，重设顶层即可。
      6个月前已采纳
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面