【提问】在例化TD自带的Soft_Fifo时报错，有无大佬解答-Anlogic-安路社区-FPGA CPLD-ChipDebug

评分

回答6

- ICMaker版主0
  生成的时候没有出错吧？你这个错误是编译的哪一步出的错？截个图看看。
  6个月前回复已采纳
- - Freddy作者0
    编译的时候并没有报错
    6个月前@ICMaker回复
  - - ICMaker版主0
      这个看起来是soft_fifo的约束没有找到这个节点，你查下约束，如果时IP自身的你先不管，是个一般性警告等后面修复吧。
      6个月前@Freddy回复
    - - Freddy作者0
        好的，感谢
        6个月前@ICMaker回复
- Freddy作者0
  [ERROR: No register match the pattern:isp_hardware_line_u0/u_sdram_top_isp/u_sdram_fifo_ctrl/rd_fifo_data/rd_to_wr_cross_inst/primary_addr_gray_reg[*].]
  6个月前回复
- ICMaker版主0
  大佬，你的信息不全，在正文里发错误信息吧，标题里发错误信会被截断，看不到具体错误信息没办法给建议。
  6个月前回复

已解决在例化TD自带的Soft_Fifo时报错，有无大佬解答