有关系统时钟和PWM工作频率在30Hz怎么设置以及有什么区别吗-Anlogic-安路社区-FPGA CPLD-ChipDebug

评分

只看作者

最新最热

ICMaker版主0
你的标题我没看懂，如果你要降低时序频率，.div(7’b...) 里面的数字改大就好了。
5个月前回复

Allenlxk作者0
就是我下载LED代码抓取呼吸灯的管脚波形也就是PWM看到了频率在1.32HZ左右，如果让他在30HZ频率输出PWM波的话这个参数是怎么设置的，要设置是在哪个位置改能指出来吗？
5个月前@ICMaker回复

ICMaker版主0
你指的是demo1里的呼吸灯？
5个月前@Allenlxk回复

Allenlxk作者0
是的，我使用示波器抓起波形只有1.2HZ频率，如果我要改成30HZ的频率怎么更改
5个月前@ICMaker回复

- ICMaker版主0
  这三个就可以了 parameter CNT_1US_MAX = 6'd49 , parameter CNT_1MS_MAX = 10'd999 , parameter CNT_1S_MAX = 10'd999
  5个月前@Allenlxk
- Allenlxk作者0
  我看你发的代码具体是哪个参数，而且根据我提供波形图能指出来吗？
  5个月前@Allenlxk
- ICMaker版主0
  在我发出的这段代码里改就行了。
  5个月前@Allenlxk

ICMaker

版主0


module breath_led
#(
parameter CNT_1US_MAX = 6'd49 ,
parameter CNT_1MS_MAX = 10'd999 ,
parameter CNT_1S_MAX = 10'd999
)
(
input wire sys_clk , //系统时钟50MHz
input wire sys_rst_n , //全局复位

 output reg led_out //输出信号，控制led灯
 );

 ////
 //\* Parameter and Internal Signal \//
 ////
 //reg define
 reg [5:0] cnt_1us ;
 reg [9:0] cnt_1ms ;
 reg [9:0] cnt_1s ;
 reg cnt_1s_en ;

 ///
 //\* Main Code \//
 ////
 //cnt_1us:1us计数器
 always@(posedge sys_clk or negedge sys_rst_n)
 if(sys_rst_n == 1'b0)
 cnt_1us <= 6'b0;
 else if(cnt_1us == CNT_1US_MAX)
 cnt_1us <= 6'b0;
 else
 cnt_1us <= cnt_1us + 1'b1;

 //cnt_1ms:1ms计数器
 always@(posedge sys_clk or negedge sys_rst_n)
 if(sys_rst_n == 1'b0)
 cnt_1ms <= 10'b0;
 else if(cnt_1ms == CNT_1MS_MAX && cnt_1us == CNT_1US_MAX)
 cnt_1ms <= 10'b0;
 else if(cnt_1us == CNT_1US_MAX)
 cnt_1ms <= cnt_1ms + 1'b1;

 //cnt_1s:1s计数器
 always@(posedge sys_clk or negedge sys_rst_n)
 if(sys_rst_n == 1'b0)
 cnt_1s <= 10'b0;
 else if(cnt_1s == CNT_1S_MAX && cnt_1ms == CNT_1MS_MAX
 && cnt_1us == CNT_1US_MAX)
 cnt_1s <= 10'b0;
 else if(cnt_1ms == CNT_1MS_MAX && cnt_1us == CNT_1US_MAX)
 cnt_1s <= cnt_1s + 1'b1;

 //cnt_1s_en:1s计数器标志信号
 always@(posedge sys_clk or negedge sys_rst_n)
 if(sys_rst_n == 1'b0)
 cnt_1s_en <= 1'b0;
 else if(cnt_1s == CNT_1S_MAX && cnt_1ms == CNT_1MS_MAX
 && cnt_1us == CNT_1US_MAX)
 cnt_1s_en <= ~cnt_1s_en;

 //led_out:输出信号连接到外部的led灯
 always@(posedge sys_clk or negedge sys_rst_n)
 if(sys_rst_n == 1'b0)
 led_out <= 1'b0;
 else if((cnt_1s_en == 1'b1 && cnt_1ms  cnt_1s))
 led_out <= 1'b0;
 else
 led_out <= 1'b1;

 endmodule

5个月前@Allenlxk