3.1i ViTEX-MAP -在FPGA Express设计中,我在IOBs中有I/O寄存器打包的问题。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

3.1i ViTEX-MAP -在FPGA Express设计中,我在IOBs中有I/O寄存器打包的问题。

描述

关键字:快件、触发器、寄存器、I/O、IOB、包

紧迫性:标准

问题描述:从网络列表中可以看到案例。
FPGA Express包含IOB=不知道的虚假属性
用户。这些属性优先于一般映射选项。
将寄存器装入IOBs(-PR B)。

此属性设置是Express版本3.4的默认行为。
它可以在Express约束编辑器中更改,在
“使用I/O ReG”栏。

解决方案

第二季度更新为3.1I,这也将被称为
Service PACK六将包含一个升级到3.5。这个
将默认值升级为“无”值,意味着没有IOB。
默认情况下,属性将传递给网表。

属性可以在UCF文件中使用
在寄存器实例名称上遵循语法:

iST“实名”IOB= TRUE;

请登录后发表评论

    没有回复内容