4.1i FPGA编辑器-跟踪报告没有错误，但历史窗口报告了一些错误。

描述

关键词：FPGA编辑器，3.1i，跟踪，误差，TrCE

紧迫性：标准

一般描述：
当在FPGA编辑器中运行跟踪时，错误报告摘要不包含错误，但历史窗口报告了许多错误。

解决方案

出现问题是因为在DLL之前放置了时序约束。在DLL之前放置的时序约束通过DLL被推送，但取决于使用哪一个PIN。

例如，如果在CLKIN上有一个100 MHz的周期，并且使用4的除法输出，则工具将创建一个新的约束，该约束是该信号的25 MHz周期。然而，这是由计时工具完成的，因此，它不在PCF文件中。

这意味着当FPGA编辑器打开设计时，它只知道输入约束。由于在这个信号中没有同步同步路径，它报告“0个项目被分析”。

然而，确实存在“X”的定时误差，如运行定时分析器所示。

为了解决这个问题，您可以向PCF添加约束；这将明确地包括DLL的输出周期，因此FPGA编辑器在分析设计时将考虑到这一点。请注意，修改后的PCF在使用PAR时不应该使用，因为它很可能失败。修改后的PCF只能用于通过FPGA编辑器查看约束。为了正常实现，使用MAP输出的原始PCF文件。

PCF修改实例：

净“CKKYBIF／IFDFG”周期＝13.333 ns高50%；
//这个约束报告了0个被分析的项，因为它是对DLL的输入。

网络“CKKYC”周期＝13.333 ns高50%；

此约束将对DLL的输出放置周期约束。在这种情况下，使用0x输出。若要找到特定的网络来放置此约束，请使用FPGA编辑器并选择DLL实例。然后，找到输出网络名称并约束
具有适当约束的路径。