12.1个约束——我如何将A:从泛型时间组应用到约束?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

12.1个约束——我如何将A:从泛型时间组应用到约束?

描述

什么是通用时间组?如何将A:从:应用泛型时间组约束?

解决方案

概述:从

Figure 1 - FROM TO example of design
图1 -从设计实例

有四个通用的时间组:垫、FFS、RAM和锁存器。通用时间组是关键字,在创建用户定义的时间组时不应该使用。

-垫片是设计中的所有垫片,并且不被认为是同步元件。
FFS、RAM和锁存器分别是设计中的触发器、RAM和锁存器。它们是同步元件。

from:to约束指定起始点和结束点之间的延迟。通用时间组可用于覆盖图1所示的设计。UCF规范的以下示例说明通用时间组的使用:

网络CLK周期=20;
TimeStTSSP2P从垫到垫35NS;
TimeStTS2PF=从焊盘到FF12NS;
TimeStTsf2p=从焊盘到焊盘15NS;

计时报告的一个例子如下:

事业单位

时序约束:TSyCube=TimeGRP从时间GRP“焊盘”

到时间GRP“焊盘”35NS;

1项分析,检测到0个定时误差。

最大延时为90.76nS。

——————————————————

松弛:

25.924NS路径$NET000 3~至$NET000
35.0NS时延约束

有关时序限制的更多细节,请参见时序限制用户指南:HTTP://www. xLimx.COM/Sputto/DooptIs/SWIMANALS/XILIX12121/UG612PDF

请登录后发表评论

    没有回复内容