3.1i VIETEX映射错误：“包：679 -不能遵守设计约束……”

描述

关键词：错误：包：679，LUT，触发器，包，连接，限制

紧迫性：标准

一般描述：
MAP显示以下错误，声明LUT/FROP组合是不可打包的：

错误：包：679 -不能遵守设计约束（LOC= CbBrR47 C90.S0）
要求将下列符号组综合一片
组件：
翻转符号“PORT1A EUO/IGSIN EnrStInSt/OODATA（23）”（输出信号=
PUT1A EUO/SY-DATAY2O0（23）
LUT符号“PORT1EUO/GY203”（输出信号＝PORT1A EUO/GY203）
LUT符号“PORT1EUO/GY-23 9”（输出信号＝PORT1A EUO/OYDATAY7（23））
翻转符号“PORT1A EUO/IGSIN EnrStInS/OSoC”（输出信号=
PULT1EUO/SO SOCK2
由于连接限制，无法打包寄存器。拜托
相应地修正设计约束。

解决方案

一

这个问题在最新的3.1i服务包中是固定的：
HTTP://Spop.xILIX.COM/Sputp/TekSuff/SWI更新. 第一
包含修复的Service PACK是3.1i Service PACK 3。

二

当未连接的I/OS存在时，出现了此错误消息的一个变体。
用户的HDL代码。