【提问】大模型在FPGA上做加速-Xilinx-AMD社区-FPGA CPLD-ChipDebug
请登录后发表评论

    回答7
    只看作者
    最新最热
    • chipdebug的头像-ChipDebugchipdebug徽章-创作大使-ChipDebug等级-LV3-ChipDebug超级版主0
      首先你要会FPGA吧，然后要会大模型吧，然后要知道哪些地方适合FPGA做吧，如果都没有，我猜又是个坑人的导师。
      2个月前
      • delete的头像-ChipDebugdelete徽章-初出茅庐-ChipDebug等级-LV1-ChipDebug作者0
        大佬可以给一个基本的思路么，不管代码编写，就是FPGA上板子之前的综合布局等等这些部分，我应该先做啥然后做啥啊，是要把python写的大模型框架转换成C++么
        2个月前@chipdebug
        • 你是神魔鬼的头像-ChipDebug你是神魔鬼等级-LV1-ChipDebug0
          这不简单，我记得好像是你得先办法把python的代码转换成verilog，然后才有机会加速
          1个月前@delete
          • delete的头像-ChipDebugdelete徽章-初出茅庐-ChipDebug等级-LV1-ChipDebug作者0
            大佬可以给个思路么，比如我现在想对某个python写的项目进行FPGA加速，这个项目有个模型。那么我应该怎么去做啊，即便只是简单的在FPGA上实现这个模型也好。 表情[daku]-ChipDebug表情[liulei]-ChipDebug表情[liulei]-ChipDebug
            1个月前@你是神魔鬼
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面