Cadence allegro 17.4 怎样单独关闭各层的铜皮?-Anlogic-安路社区-FPGA CPLD-ChipDebug

Cadence allegro 17.4 怎样单独关闭各层的铜皮?

在使用Allegro进行布线的时候,如果各层的铺铜都打开的话,走线不容易看的清楚,尤其是对于多层板和多个走线层来说,大面积普通的存在会使拉线变得不太方便。

20241010222151494-image

那么怎样使各层的铜皮隐藏呢?如下面这样。

20241010222203493-image

其实Allegro软件自带关闭各层大面积铺铜的功能,操作如下:

1,使能该功能前:右侧Visibility没有打开和关闭shap的按钮。

20241010222223319-image

2,使能该功能;Setup – User Preference 

20241010222234425-image

3, Unsupported-shape_layer_visibility_env ,如下设置。

20241010222327937-image

4,重启软件 ,功能使能。

20241010222348672-image

 

 

请登录后发表评论

    没有回复内容