3.1I SP3-3.1I Service PACK 3更新-Xilinx-AMD社区-FPGA CPLD-ChipDebug

3.1I SP3-3.1I Service PACK 3更新

描述

关键词:服务,包,3.1i,更新,

紧迫性:标准

一般描述:
包含在该答案中的完整更改列表包括在
M3.2i Service PACK 3更新。

这是自3.1i发布以来的第三个服务包。
包含一些季度更新,为此也可参考
作为版本3.2i。

解决方案

服务包更新页位于:
HTTP://Spop.xILIX.COM/Sputp/TekSuff/SWI更新/

以下问题由3.1i Service PACK 3更新解决:

安装

(赛灵思答案9672)3.1服务包安装-取消
Service PACK安装使消息-安装成功完成

NGDBug

(赛灵思答案9536)3.1 i VITEX-E映射-运行后崩溃
定向包装……由于不正确的MUXF5裁剪。

(赛灵思答案9573)3.1i ngdBug -致命错误:实用程序:UTLLISTIC.C:23 4:1.4
超出了最大元件计数。

映射

(赛灵思答案9536)3.1 i VITEX-E映射-运行后崩溃
定向包装……由于不正确的MUXF5裁剪。

(赛灵思答案9534)3.1IVITEX-E MAP – FATALL错误:
包:PKVRSLICESSU.C:508:1.20.101从未找到LUT地址
信号

(赛灵思答案9723)3.1i ViTEX-MAP/RPM宏的进位链
对准被映射裁剪破坏。

(赛灵思答案9053)3.1i VIETEX映射-问题
FDCP与init=R的实现及回注

(赛灵思答案9591)3.1i VIETEX映射-内核转储(总线错误)
模块化设计阶段。

(赛灵思答案9344)3.1i VIETEX映射-一些合格的寄存器
没有被装入IOBs。

(赛灵思答案9077)3.1i ViTEX映射错误:设计规则:368
Netcheck:无血缘关系。净价3I2/…没有来源。

(赛灵思答案10027)3.1i VIETEX映射错误:包:679 -不能
服从设计约束…

(赛灵思答案10028)3.1i VIETEX映射错误:包:679 -不能
服从设计约束…

标准

(赛灵思答案9732)3.1i VITEX PAR问题与数据文件
导致V300 CB228设计产生内部误差。

(赛灵思答案9729)3.1i VIETER PAR路由器崩溃期间
PWR/GND路由。

(赛灵思答案9519)3.1IVITEX-E PAR
内部错误:布局:BaspTaskkmin。C:43:1.12 – Matcher没有
找到解决办法。

(赛灵思答案9589)3.1i VITEX PAR引导PAR失败
错误:便携性:3——这个Xilinx应用程序内存不足。

(赛灵思答案9588)3.1i VITEX PAR范围约束展开
在模块化设计中使用过多的内存。

(赛灵思答案9359)3.1i VITEX PAL -非法PIN掉期可能发生
关于SRL16E的地址引脚。

(赛灵思答案9587)3.1I XC400 0XLA PAR焊盘报告不
报告所有的VCC引脚的XC044 XLA-HQ304。

(赛灵思答案9345)3.1i VITEX PAR砂纸碰撞设计
具有包含块RAM的RPM宏。

(赛灵思答案9250)3.1IVITEX-E PAR PAR内存不足
关于约束条件下的偏置设计。

(赛灵思答案8937)3.1i VIETER PAR在PWR/GND期间挂起
路由。

(赛灵思答案9372)3.1IXC5200 PAR-MPPR PAR在第二上坠毁
通过5200个设计。

(赛灵思答案9725)3.1IVITEX-E PAR PAR需要很长时间
在“生成PAR统计”阶段。

(赛灵思答案9484)3.1I PAR引导PAR失败与错误:
布局:489时钟组由以下组成部分…

(赛灵思答案10049)3.1IViTEX-E PAR -路由器不
当可用时,总是使用长线。

计时

(赛灵思答案3513)3.1I时序分析器- GDI资源
在报告上滚动时。

(赛灵思答案9297)3.1i定时-多周期(从:to)路径
约束是由周期约束获取的。

硬件调试器

(赛灵思答案9630)3.1硬件调试程序-内部DCE
在HP平台上运行时出现线程问题。

比特根

(赛灵思答案9705)3.1i BITGEN -BITGEN将创建调试
选项流调试位流:没有。

(赛灵思答案9707)3.1I位反馈2x存储单元不是
当使用DLIOB进行反馈时,正确设置。

(赛灵思答案9706)3.1I BITGEN -LVPECL输入在上边缘
VITEX-E器件没有被正确配置。

(赛灵思答案9431)3.1比特错误:145引脚…是一个
持久的引脚,但组件…

(赛灵思答案9429)3.1IVITEX-E位大于0.3纳秒
DLL输入时钟与反馈之间的差异
路径。

设计管理器

(赛灵思答案9606)3.1I设计管理器-后布局时间
执行MPPR后不应自动生成报表。

JTAGProgrammer

(赛灵思答案9790)3.1I JTAGProgrammer- HPUX崩溃或做
不连接XChecker电缆

(赛灵思答案9646)3.1i JTAGProgrammer-当写保护是
选中后,校验和将不匹配。

(赛灵思答案9791)3.1i VIETEXJTAGProgrammer-SvF状态
检查已完成的PIN失败。

(赛灵思答案9647)3.1I JTAGProgrammer- Watson博士错误
同时尝试生成SVD程序器件。

(赛灵思答案9645)3.1I XC1800 JTAGProgrammerXC1804
在ISP模式下运行结束后。

(赛灵思答案9644)3.1I XC9500 JTAGProgrammerProgram
失败,Xilinx软件不擦除CPLD。

(赛灵思答案8224)3.1IXC18V00 JTAGProgrammerJTAG
Programmer3.1i不支持XC18V00 SVC生成。

(赛灵思答案10018)3.1I XC1800 JTAGProgrammerPROM验证
电压裕度提高。

CPLD

(赛灵思答案9731)3.1I CPLD TaGEEN-9528 8XL 7级
显示- 10个计时值。

(赛灵思答案9004)3.1i CPLD 9500 XV HITOP -仅LVTTL
允许双向信号。

(赛灵思答案4100)3.1IXC9500家庭HITOP禁止财产
不排除引脚从“可Program接地引脚”选项。

(赛灵思答案9658)3.1i CPLD TAGEng-无法扩展
通配符[]在处理时序约束时。

(赛灵思答案9824)3.1i CPLD HPREP6-何时JEDEC支持
为XC9500 XV家庭启用?

Floorplanner

(赛灵思答案9171)3.1I Floorplanner-约束不是
正确实施。

(赛灵思答案6240)3.1I Floorplanner-写AG约束
UCF到*不包括较低级别的实例。

(赛灵思答案8136)3.1IVITEX-E Floorplanner二级DLL
没有出现在Floorplanner。

(赛灵思答案2740)3.1IProgram器在UCF中的PIN约束
文件不正确地显示在 Floorplanner。

(赛灵思答案9033)3.1I Floorplanner-错误便携性3:
应用程序已经用完内存或分段错误。

(赛灵思答案10014)3.1I Floorplanner-崩溃/核心转储时
加载设计

电缆

(赛灵思答案8777)3.1i多链路电缆-与Wi98 SE,
Wi2000和USB。

FPGA编辑器

(赛灵思答案9357)3.1i ViTEX FPGA编辑器-添加一个PIN
全局逻辑信号导致崩溃。

(赛灵思答案8697)3.1i FPGA编辑器-跟踪摘要选择
错误的约束。

(赛灵思答案10015)3.1i FPGA编辑器-保存NCD时崩溃
修改后的设计。

包文件

(赛灵思答案3149)3.1i包文件——SpartanXCS10 TQ144
没有TMS引脚键合。

(赛灵思答案10030)3.1I XC400 0XL/XC400 0XLA包文件
丢失的引脚导致不完整的PAD文件从PAR。

(赛灵思答案10031)3.1i XC400 0xLA包文件
XC4085 XLA BG352封装有坏引脚。

(赛灵思答案10032)3.1i VITEX包文件-XV150 FG566
缺少VCC引脚J7导致不完整的.PAD文件。

(赛灵思答案10037)3.1ISpartanII包文件-X2S15 TQ144
包丢失NC引脚导致不完整的PAD文件。

(赛灵思答案10050)3.1ISpartan包装文件-包是
缺少一些连接引脚,影响Pad报告。

(赛灵思答案10051)3.1I XC400 0E包文件
包文件丢失了PIN,影响了.PAD文件。

(赛灵思答案10052)3.1i ViTEX包文件-ViTEX
CB228包文件丢失了PIN,影响了.PAD报告。

速度文件

(赛灵思答案10054)3.1i ViTEX-E速度文件-错误:跟踪:12
-命令行上指定的无效速度“min”。

(赛灵思答案10055)3.1ISpartanII速度文件-初步
5个文件可用于SpartanII

项目导航器

(赛灵思答案9388)3.1i基础ISE双击XCO
项目导航器中的文件失败。

(赛灵思答案9721)3.1i基础IS-MTI错误:不能打开
宏文件:Top.vfd,这个文件没有被创建。

(赛灵思答案9722)3.1i基础——“插入IO垫”
使用FPGAExpress流程。

PROM文件格式化程序

(赛灵思答案9708)3.1i PROM文件格式化程序-SptriⅡPROM
不可选择(17S50XL,17S100XL,17S150 XL,17S200 XL)

(赛灵思答案10034)3.1i PROM文件格式器-18V00部件
应在PROM器件列表中列出。

(赛灵思答案9569)3.1i PROM文件格式化程序-17S05XL列出
尺寸不对。

请登录后发表评论

    没有回复内容