我可以使用PCS寄存器组更改LatticeSC / M flexiPCS以支持10 GbE或4 x 1 GbE吗?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

我可以使用PCS寄存器组更改LatticeSC / M flexiPCS以支持10 GbE或4 x 1 GbE吗?

IPexpress生成物理编码子层(PCS)模块,并使用autoconfig文件和HDL文件对其进行配置。

autoconfig文件为PCS寄存器分配一组初始值。

  • HDL文件定义了一组唯一的控制信号名称。
  • autoconfig文件和HDL特定于单个通信模式和数据速率。
  • 必须解决3个问题:
HDL源定义的不同信号名称

autoconfig文件分配的不同PCS寄存器设置

XAUI和1 GbE之间的数据速率差异

不同的信号名称 IPExpress生成的HDL模块具有XAUI(10 GbE)和1 GbE模式的不同端口名称。
此外,还有一些特定信号仅用于1 GbE模式,用于CRC生成(TX)和CRC错误信令(RX)。 如果您对使用1 GbE CRC生成不感兴趣,则可以在XAUI模式下生成PCS模块,并重复使用数据和控制信号,如下所示:
Xaui信号 1 GbE信号
rxd_x rxd_x
rxc_x rxdv_x

txd_x

txd_x

txc_x
txen_x
(X = 0,1,2,3)
在XAUI模式下,只有一个全局发送(txclk)和接收(rxclk)时钟。

两者都应由主要主接口系统时钟(ref_pclk)驱动。 。1 GbE模式可以重复使用相同的时钟,该时钟将驱动四通道上的所有4个通道。
。不同的PCS寄存器设置
。您可以使用SC / M系统总线修改PCS寄存器。。您将需要一个系统总线主机来执行必要的寄存器写操作。
。不同的数据速率
。在PCS top HDL文件中,IPexpress创建针对特定数据速率优化的属性。。由于XAUI和1 GbE具有不同的数据速率(3.125Gbps与1.25Gbps),因此在一种模式下创建的属性(例如XAUI PCS HDL)对于其他模式不是最佳的。。当PCS寄存器重新配置为1 GbE数据速率时,使用3.125 Gbps XAUI配置可能会影响SERDES(CDR / PLL)性能(TX抖动,RX抖动容限等)。。莱迪思半导体没有数据来量化性能会受到多大影响。。这可能最终成为您动态切换这些操作模式的限制因素。

请登录后发表评论

    没有回复内容