6.1用于DSP的系统生成器——我能生成Verilog HDL代码吗？

描述

关键词：MathWorks，Matlab，Simulink，SysGen，令牌

当我使用系统生成器令牌来生成Xilinx设计时，我只看到生成VHDL代码。我能生成Verilog代码吗？

解决方案

从DSP 6.3的系统生成器开始，现在可以生成Verilog代码。

用于DSP用户指南的系统生成器列出了Verilog网络列表的局限性。