(0)连接下载器之后什么也读不出来
![图片[1]-programmer下载常见问题总结-v5-易灵思(Elitestek)社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2024/10/20241019141253624-101729318373.png?v=1729318374)
说明 :一般为驱动没有安装,在device manger里面查看是否有libusbK
(1)打开Programmer异常
![图片[3]-programmer下载常见问题总结-v5-易灵思(Elitestek)社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2024/10/20241019141256907-91729318376.png?v=1729318376)
![图片[4]-programmer下载常见问题总结-v5-易灵思(Elitestek)社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2024/10/20241019141257394-11729318377.jpg?v=1729318378)
原因:(1)更换USB接口 。
(2)USB有限制,需要联系客户IT ;
(3)如果电脑不接仿真器,可以打开programmer,然后再插入仿真器还可以下载程序。有可能是下载器接触不良导致。换了个下载器,试了好几次都没有提示了
![图片[5]-programmer下载常见问题总结-v5-易灵思(Elitestek)社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2024/10/20241019141259883-11729318379.png?v=1729318380)
运行以上两句可以打开programmer.看看报什么错?
(3)右键->显示设置-》时间和语言->管理语言设置->更改系统区域设置,确认Beta使用Uniocode UTF-8是否勾选,要求是不能勾选。通过指令运行显示以下错误 。
![图片[6]-programmer下载常见问题总结-v5-易灵思(Elitestek)社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2024/10/20241019141302118-61729318382.png?v=1729318383)
![图片[7]-programmer下载常见问题总结-v5-易灵思(Elitestek)社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2024/10/20241019141304496-01729318384.jpg?v=1729318384)
(2)Unable to configure from flash device;
![图片[8]-programmer下载常见问题总结-v5-易灵思(Elitestek)社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2024/10/20241019141305397-81729318385.png?v=1729318386)
解决方案:(1)用烧写器烧写时没有连接VREF,VREF如上图。
(2)可以考虑才JTAG的TCK上加个10pf电容到地。
(4)Failure to configure was detected
![图片[9]-programmer下载常见问题总结-v5-易灵思(Elitestek)社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2024/10/20241019141306546-21729318386.jpg?v=1729318387)
(2)Ti180A版本,下载过程要要把SSL_N拉低或者把flash取掉。
(3)可能上电复位时序没有处理好
(4)电源纹波可能比较大
(5)Ti60可能是Efulse坏了。
(6)上电没有检测到CSI或者TEST_N为高;
(5)Programer页面选择Jtag闪退
(1)用JAG烧录完bit文件后,再去加载Hex文档,烧录界面会闪退
发现客户hex文件有个小锁,应该是加密的问题
(2)客户出现,驱动安装问题
(6)ERROR:Flash verify unsuccessfull… mismatch found
![图片[10]-programmer下载常见问题总结-v5-易灵思(Elitestek)社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2024/10/20241019141307296-41729318387.jpg?v=1729318388)
原因:(1)首先要确定是哪个下载器,从网上买的电缆很可能驱动不够;
(2)下载器,tck tdi加100pf电容试试
(3)Bridge使用的时钟频率最好不要超过50兆
(4)flash是否使能power down
(5)确认FLASH型号,在客户这边发现MT25,支持的型号可以读出型号和容量【GigaDevice GD25LQ128 16 MiB】,有些读出来的很奇怪 。遇到过两次了。
(6)确认JTAG bridge是否管脚分配正确
(7)如果不安装驱动,不能添加bit文件,不能生成bit文件。
(8)ERROR:Unknown error trying to read flash device,abrting
Aborting flash programming
![图片[11]-programmer下载常见问题总结-v5-易灵思(Elitestek)社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2024/10/20241019141309105-41729318389.png?v=1729318389)
解决方案:(1)烧写固件。按下图执行x1的批处理操作。直接双击x1.bat
(2)烧写flash的时候要把CRESET_n接地。。
(9)Invalid device ID found by JTAG, cannot confirm JTAG instance
![图片[12]-programmer下载常见问题总结-v5-易灵思(Elitestek)社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2024/10/20241019141310260-101729318390.png?v=1729318391)
说明:在连接eclipse时不能下载programmer,需要把eclipse断开
(10)下载程序时卡在Detecting device status…
![图片[13]-programmer下载常见问题总结-v5-易灵思(Elitestek)社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2024/10/20241019141312776-01729318392.png?v=1729318392)
解决方案:
(1)Flash芯片可能有问题。
(2)AS模式设置成External Clock模式。通过提供外部时钟或者把SSL_N拉低修改成PS模式,再烧写flash再退出External Clock模式。
(11) JTAG下载卡在 “-…finished with JTAG programming”
![图片[14]-programmer下载常见问题总结-v5-易灵思(Elitestek)社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2024/10/20241019141312483-31729318392.png?v=1729318393)
(1) 电源有问题,客户更换电源适配器之后就好了。
(12)ERROR:could not find USB backend cannot perform any USB operations
Exception: No backend available
![图片[15]-programmer下载常见问题总结-v5-易灵思(Elitestek)社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2024/10/20241019141314679-101729318394.png?v=1729318394)
(1)FWE-Software-Programmer-Exception: No backend available解决办法
(13)Invalid device ID found by JTAG,Can’t confirm Jtag instance.
![图片[16]-programmer下载常见问题总结-v5-易灵思(Elitestek)社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2024/10/20241019141315701-41729318395.jpg?v=1729318395)
(1)FT2232驱动与FT232不一样导致的,需要 YLS_DL重装驱动
![图片[17]-programmer下载常见问题总结-v5-易灵思(Elitestek)社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2024/10/20241019141316764-81729318396.png?v=1729318397)
(3)查看了客户的硬件原理图,发现JTAG_TCK下拉了。把电阻去掉之后可以正常读取。目前来看还是驱动能力的问题。
(14)Invalid flash device. Flash load abort
原因:(1)通过jtag bridge方式烧写报错。”nss”信号定义成 了 “ssn”,flash没有打通;同时也说明在操作Flash的过程中flash的响应不对。
本质上是与flash的路径没打通 ;
(3) 客户在flash外接了一个电平转换芯片,想由MCU来控制。去掉flash连接的电平转换芯片之后烧写成功了。
![图片[18]-programmer下载常见问题总结-v5-易灵思(Elitestek)社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2024/10/20241019141318234-31729318398.png?v=1729318398)
(4)Ti60F100的SPI flash的VCC连接到VCCIO1A_4B,如果要使用内部SPI flash需要确保VCCIO1A_4B电压是1.8V
(5) 如果JTAG bridge使用的是片上晶振,要确认下OSC是否启动,这个由3A bank的RES_REF电阻来决定。
(15) flash烧写成功,但是不能启动
现象:(1)flash verify successful
(2)参数配置正常
![图片[19]-programmer下载常见问题总结-v5-易灵思(Elitestek)社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2024/10/20241019141319704-51729318399.png?v=1729318399)
解决方案:
(1)确认flash型号。可能有flash可以烧写,但是加载有问题。
(2)上图中Use4-byte addressing during configuration确认跟4byte模式是否有关。
(16)Flash loader soft core not working/nonexistent
![图片[20]-programmer下载常见问题总结-v5-易灵思(Elitestek)社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2024/10/20241019141320903-21729318400.png?v=1729318400)
(1)T20以下SSN没有拉低。
(2)flash loader不工作
(4)Efinity 2022.1以后版本支持 SPIX4 Jtag bridge模式。
(17)Detected 4Byte flag in bitstream but flash is smaller or equal to 16MiB
Aborting flash programming
![图片[21]-programmer下载常见问题总结-v5-易灵思(Elitestek)社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2024/10/20241019141321266-21729318401.png?v=1729318402)
4 byte模式设置如下:这两个选项应该是加载的时候用的是4byte模式。但通过JTAG bridge写入时,写入需要JTAGE_BRIDGE程序的支持。
![图片[22]-programmer下载常见问题总结-v5-易灵思(Elitestek)社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2024/10/20241019141323133-01729318403.png?v=1729318403)
![图片[23]-programmer下载常见问题总结-v5-易灵思(Elitestek)社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2024/10/20241019141324570-61729318404.png?v=1729318404)
(18) ERROR: Mismatched device code detected. Device code for both inage files must be matching.
![图片[24]-programmer下载常见问题总结-v5-易灵思(Elitestek)社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2024/10/20241019141325785-91729318405.jpg?v=1729318405)
说明:生成jtage birdge 文件的器件与要烧写flash的文件的器件型号不一致
(19)jtag id读出来全是FF
![图片[25]-programmer下载常见问题总结-v5-易灵思(Elitestek)社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2024/10/20241019141326509-101729318406.jpg?v=1729318407)
(1)下载线链接松动,
(2)芯片损坏
(20) Uable to decode hw_tools.json,using default settings

解决方案
把C:\Users\users\AppData\Local\efinity 下面那个hw_tools.ini文件删除
(21) programmer烧写完成之后闪退
1)之前programmer是正常的,在一次软件异常关闭之后,每次使用programmer下载程序都会闪退,
2)而且程序下载是成功的,因为cdone为高;
3)程序在”Detecting device status…”时会退出

解决方案
把C:\Users\users\AppData\Local\efinity 文件夹的所有信息删除即可正常运行。
(20)start program是灰色,造成不能下载程序

说明:客户使用的FPGA是T20F169,下载器是FT4232的方案.因为FT4232的方案,需要安装interface0和interface1的驱动,但客户实际上只安装了interface1,所以没有办法下载。





没有回复内容