RISC V的I2C操作-易灵思(Elitestek)社区-FPGA CPLD-ChipDebug

RISC V的I2C操作

接口处理

top接口

output      system_i2c_0_io_sda_writeEnable,

output      system_i2c_0_io_sda_write,

input       system_i2c_0_io_sda_read,

output      system_i2c_0_io_scl_writeEnable,

output      system_i2c_0_io_scl_write,

input       system_i2c_0_io_scl_read,

soc接口处理

.system_i2c_0_io_sda_write(system_i2c_0_io_sda_write),

.system_i2c_0_io_sda_read(system_i2c_0_io_sda_read),

.system_i2c_0_io_scl_write(system_i2c_0_io_scl_write),

.system_i2c_0_io_scl_read(system_i2c_0_io_scl_read),

WriteEnable信号的处理

I2CSDASCL对应FPGA 双向IO,需设置为弱上拉。

I2C对应的三态门的OE信号:需要赋值为I2C SDA/SCLwrite信号;rtl中的表述如下:

主要原因在于:i2c的通信过程中,当总线空闲时,两根线均为高电平。连到总线上的任一器件输出的低电平,都将使总线的信号变低,即各器件的SDASCL都是线关系。

2)引脚在输出信号的同时还将引脚上的电平进行检测,检测是否与刚才输出一致,为时钟同步总线仲裁提供了硬件基础。

assign system_i2c_0_io_sda_writeEnable = !system_i2c_0_io_sda_write;

assign system_i2c_0_io_scl_writeEnable = !system_i2c_0_io_scl_write;

Interface配置示例

图片[1]-RISC V的I2C操作-易灵思(Elitestek)社区-FPGA CPLD-ChipDebug

 

 

I2C寄存器设置

在I2C的设置中第一步是要配置寄存器。寄存器的说明在ds文档中。

图片[2]-RISC V的I2C操作-易灵思(Elitestek)社区-FPGA CPLD-ChipDebug

tsuData中,1代表10ns;

图片[3]-RISC V的I2C操作-易灵思(Elitestek)社区-FPGA CPLD-ChipDebug

Timeout中,1表示10ns

图片[4]-RISC V的I2C操作-易灵思(Elitestek)社区-FPGA CPLD-ChipDebug

tLow和tHigh的1代表10ns

10.1.3 软件部分(Risc V

l  I2C通信主要包括以下几个部分:

1、主设备发送起始位(Start

2、主/从发送数据(TxData(注:软件处理时,主发送从设备的地址和读/写位,与发送数据处理方式相同)

3、主/从接收数据(RxData

4、主/从发送应答信号(ACK

5、主设备发送停止位(Stop

 

l  对应的C函数:

1、主设备发送起始位(Start

i2c_masterStartBlocking(I2C_CTRL);//master send start signal

2、主/从发送数据(TxData

i2c_txByte(I2C_CTRL, 0xC0);//master/slave send data

3、/从接收数据(RxData

i2c_rxData(I2C_CTRL)//master/slave receive data

4、主/从发送应答信号(ACK

i2c_txAckBlocking(I2C_CTRL);//master/slave send ACK
i2c_txNackBlocking(I2C_CTRL);//master/slave send NaCK
#(不需要发送ACK,但是需要等待一个应答周期的时候,用Nack函数)

5、主设备发送停止位(Stop

i2c_masterStopBlocking(I2C_CTRL);//master send stop

l  小结:

RISC V中提供的关于I2C的函数,相当于把I2C通信过程中各个状态进行了分解的,上述提到的各个函数功能,除了必须通过I2C主设备实现的功能:发送startstop之外,函数本身并没有主从之分;

当需要RISC V中的I2C做从设备时,只需监控总线状态(如是否接收到有效的数据等),同时调用对应的函数,给主设备发送应答信号,根据主设备提供的指令,接收/发送相应的数据即可;

 

硬件验证平台

图片[5]-RISC V的I2C操作-易灵思(Elitestek)社区-FPGA CPLD-ChipDebug

请登录后发表评论

    没有回复内容