如何去掉sapphire soc默认的SPI0和UART0选项-易灵思(Elitestek)社区-FPGA CPLD-ChipDebug

如何去掉sapphire soc默认的SPI0和UART0选项

软件支持版本:目前验证了2021.2和2022.1,之前的版本应该也可以支持,需要自己验证。

打开sapphire soc,UART0和SPI0默认是勾选死的,其实也是支持去掉勾选的。下面我们来说明下操作步骤。

(1)选择AXI Slave勾选上。这样才可以设置0xaaaa5555,

 

图片[1]-如何去掉sapphire soc默认的SPI0和UART0选项-易灵思(Elitestek)社区-FPGA CPLD-ChipDebug

(2)把Address Assignment Method修改成MANUAL,并把AXI Slave修改成0xaaaa5555,2021版本可能会报错,但是并不用管它。

 

图片[2]-如何去掉sapphire soc默认的SPI0和UART0选项-易灵思(Elitestek)社区-FPGA CPLD-ChipDebug

图片[3]-如何去掉sapphire soc默认的SPI0和UART0选项-易灵思(Elitestek)社区-FPGA CPLD-ChipDebug

2021版本截图

(3)这时看到UART0和SPI0是可以选择的了。根据需要勾掉既可。

图片[4]-如何去掉sapphire soc默认的SPI0和UART0选项-易灵思(Elitestek)社区-FPGA CPLD-ChipDebug

(4)再次把Address Assignment Method修改成AUTO

 

图片[5]-如何去掉sapphire soc默认的SPI0和UART0选项-易灵思(Elitestek)社区-FPGA CPLD-ChipDebug

(5)这时UART0和SPI0已经去掉并且成为不可先状态。

 

图片[6]-如何去掉sapphire soc默认的SPI0和UART0选项-易灵思(Elitestek)社区-FPGA CPLD-ChipDebug

(6)此时如果不需要AXI slave勾掉即可。

图片[7]-如何去掉sapphire soc默认的SPI0和UART0选项-易灵思(Elitestek)社区-FPGA CPLD-ChipDebug

(7)打完收功。

 

请登录后发表评论

    没有回复内容