VITEX LogICORL PCI——PCI LogICORE在配置空间标题中设置总线主控位后意外地请求PCI总线-Xilinx-AMD社区-FPGA CPLD-ChipDebug

VITEX LogICORL PCI——PCI LogICORE在配置空间标题中设置总线主控位后意外地请求PCI总线

描述

一般描述:

在总线主位被设置在命令/状态寄存器中之后,VIETEX PCI LogICORE意外地断言Req信号。

(命令/状态寄存器位于PCI配置空间标头中)。

解决方案

如果在总线主控位被设置之前断言请求用户应用信号,则会发生这种情况。VelTeX PCI LogiCORE存储了用户应用程序在复位后被断言的最新请求。

请登录后发表评论

    没有回复内容