模型(MXE,SE,PE)-我如何回溯注释(定时)仿真使用MODESIM独立?(VHDL,Verilog)-Xilinx-AMD社区-FPGA CPLD-ChipDebug

模型(MXE,SE,PE)-我如何回溯注释(定时)仿真使用MODESIM独立?(VHDL,Verilog)

描述

如何使用MODESIM回溯带注释的时序仿真?

解决方案

有关使用MODESIM独立运行函数仿真的信息,请参见(赛灵思解答1078).

从项目导航器(VHDL或Verilog)运行仿真

当从ProjaveNavigor运行仿真时,定时仿真将自动运行。在ProjaveNavigor中的源窗口中选择TestBooST,然后在进程窗口中运行仿真POST和路由过程。

有关如何从项目导航器运行仿真的其他信息,请参见(赛灵思解答18216).

Verilog -运行MTI独立

1。如果尚未编译Xilinx仿真库,请参见(赛灵思解答15338)有关如何编译库的信息。

2。创建仿真模型。

使用项目导航器:

在每个阶段的实施设计过程中,都有一个生成仿真模型的过程。例如,在布局和布线的过程中是生成的职位和布线仿真模型。这将运行NETGEN实用程序来生成具有时序信息的仿真模型和SDF文件。模型和SDF文件的默认名称是“& lt;DealthNo.G.TimeSim.v”和“& lt;DeasixNo.G.TimeSim.SDF”。您可以右键单击仿真过程来更改生成模型的属性。单击“帮助”以描述每个属性。

使用命令行:

NETGEN是创建仿真模型的可执行文件。见(赛灵思解答17883)有关NETGEN的更多信息。

注意:如果使用ISE 81I及以上,则可以跳过此步骤。

三。编译“GLBL.V”模块、生成的仿真模型和测试平台。例如:

VLog $Env(Xilinx)/Verilog/SRC/GLBL.V.L.;DejyNo.G.TimeSim.V.L.TestStand & G.V.

有关“GLBL.V”模块的更多信息,请参见(赛灵思解答6537).

4。在ModelSim中加载设计,并使用-L开关指向定义仿真模型中组件行为的Verilog SimPrIM模型。“GLBL”也需要加载。

VSIM -T PS-L SimPlimsFiver工作。

具有定时信息的SDF文件被自动加载。见(赛灵思解答10651)欲了解更多信息。

注意:“GLBL.V”自动为仿真的前100 ns脉冲全局设置/复位(GSR)。见(赛灵思解答6537)欲了解更多信息。

VHDL -运行MTI独立

1。如果尚未编译Xilinx仿真库,请参见(赛灵思解答15338)有关如何编译库的信息。

2。创建仿真模型

使用项目导航器:

在每个阶段的实施设计过程中,都有一个生成仿真模型的过程。例如,在布局和布线的过程中是生成的职位和布线仿真模型。这将运行NETGEN实用程序来生成具有时序信息的仿真模型和SDF文件。模型和SDF文件的默认名称是“& lt;DealthNo.G.T;TimeSim.VHD”和“& lt;DealthyNo.G.TimeSim.SDF”。您可以右击仿真过程来更改生成模型的属性。单击“帮助”以描述每个属性。

使用命令行:

NETGEN是创建仿真模型的可执行文件。见(赛灵思解答17883)有关NETGEN的更多信息。

三。编译生成的仿真模型和测试平台。例如:

VCOM – 93和lt;设计名称No.Timeim.VHD TestBoo.VHD

4。加载设计,包括SDF(标准延迟格式)文件:

VSIM -T PS-SDFMAX/UUT=& lt;DealthyNo.G.TimeSim.SDF Work.TestBooLoad

(赛灵思解答10651)有关加载SDF文件的附加信息。

注意:通过仿真模型,全局设置/复位(GSR)自动地为仿真的前100 ns脉冲。见(赛灵思解答5009)欲了解更多信息。

请登录后发表评论

    没有回复内容