3.4 FPGAExpress- FPGA Express不导出4K架构的时钟PIN锁约束。

描述

关键词：引脚、锁定、约束、时钟、4K

紧迫性：标准

一般描述：
FPGA Express通常在EDIF网表中输出PIN锁定信息。
但是，FPGA Express不导出时钟的PIN锁定信息。
4K体系结构中的端口。

解决方案

使用UCF锁定时钟引脚。下面是一个适当的例子
用于LOC约束的UCF语法：

净时钟LOC＝P57；