​钛金系列软核MIPI的硬件设计规则

初识易灵思可能有些点要注意。这里我们说明下钛金系列MIPI的设计规则 。

钛金系列FPGA支持CSI RX/TX和DSI TX(RX暂时没提供IP),速率最高能达到1.5Gbps(不同速率等级的器件是有差异的要具体确认。)

（1）MIPI的bank电压是1.2V的。

（2）一定要参考pin out文件。这里以Ti60F225为例。如下图。

pin out文件MIPI RX Function一栏就是MIPI RX可以使用的情况。

对于MIPI RX信号，数据定义为RX_DATA_P/Nx_Iy，x是指每个组中的数据线信号编号。y是指MIPI组，每个组是4lane或者8lane的，如下图第8组就是4lane MIPI组，包括5个差分对；第7组就是8lane MIPI组，包括9个差分对。

每组MIPI中的时钟叫RX_CLK_Iy，它的位置是固定的。但数据是可以交换的。

（3）对于MIPI TX同样要遵循MIPI 组的规则，只能分配在指定的组位置。只是输出时钟和数据一样在组内可以任意选择。

(4)当使用HSIO为GPIO,LVDS或者MIPI时，要确保GPIO，LVDS和MIPI之间要隔出一对未分配的IO，这样可以减少开关噪声，如果没有隔开的话软件也会提示错误。