Floorplan怎么查看外围对应的GPIO口-易灵思(Elitestek)社区-FPGA CPLD-ChipDebug

Floorplan怎么查看外围对应的GPIO口

20241230171149444-image

       最底下的Pad,在未使用的情况下点击只会显示Type 和 Blocks,反之使用了之后点击会显示对应的gpio口名称,但是我想让外围信号较短route进入:

        一是约束资源二是调整信号进入的gpio位置。

       这一部分应该是每一个芯片都有对应的图才对,但是我查阅芯片文档只有关于interface资源分布情况,并没有和内部core联系起来!

请登录后发表评论

    没有回复内容