Cadence Allegro16.6 PCB检查事项-Anlogic-安路社区-FPGA CPLD-ChipDebug

Cadence Allegro16.6 PCB检查事项

在生成光绘文件之前,需要常规检查pcb板的相关事项

1.检查器件是否全部放置完和连接是否全部连接。

Display -—> Status —>Symbols and nets
后面会显示进度,“0%”表示全部完成。
双击颜色框会弹出检查报告,报告中可以快速定位错误在哪。
在这里插入图片描述

2.检查Dangling lines、Via

Tools——>Quick Reports——>Dangling Lines, Via and Antenna Report
上面则显示板子上有单端线、Via等
在这里插入图片描述

3.检查是否有孤铜和无网络铜皮

在这里插入图片描述

4.检查DRC

在这里插入图片描述

 

请登录后发表评论

    没有回复内容