Allegro过孔打在焊盘上(via与pad重叠),如何显示DRC错误?-PCB设计社区-FPGA CPLD-ChipDebug

Allegro过孔打在焊盘上(via与pad重叠),如何显示DRC错误?

 

把same net DRC打开,过孔在焊盘上有DRC出现

Set>Constraints…>点击Physical(lines/vias)rule set栏中的set valuses…按钮,将pad/pad direct connect设置成not allowed;

Set>Constraints…>点击Physical(lines/vias)rule set栏中的set DRC modes…按钮,将pad/pad direct connect设置成 allowed;

其结果就是过孔打在焊盘上会有DRC出现

请登录后发表评论

    没有回复内容