Allegro更改过孔网络
1.打开pcb界面，点击logic–Assign Net to Via…
在Options界面选择网络，然后点击需要更改的过孔。
2.如果在logic里没找到Assign Net to Via…
点击File–Change Editor…把Allegro Rroductivity Toolbox勾选上。
![图片[1]-Allegro更改过孔网络-PCB设计社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2025/02/20250201194925687-101738410565.png?v=1738410566)
3. 如果不能修改，点击Satup–User Preferences Editor，进行下面操作。
![图片[2]-Allegro更改过孔网络-PCB设计社区-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2025/02/20250201194928719-21738410568.png?v=1738410569)
1.打开pcb界面，点击logic–Assign Net to Via…
在Options界面选择网络，然后点击需要更改的过孔。
2.如果在logic里没找到Assign Net to Via…
点击File–Change Editor…把Allegro Rroductivity Toolbox勾选上。
3. 如果不能修改，点击Satup–User Preferences Editor，进行下面操作。
没有回复内容