Allegro-群组走线-PCB设计社区-FPGA CPLD-ChipDebug

Allegro-群组走线

一根一根走线嫌慢?

那就多根线一起走

解决方案:

单击 Add Connect 图标

在这里插入图片描述
如果几个走线是相邻的

可以直接框选

如果不相邻

右键

选择 Temp Group
在这里插入图片描述
依次点击想要同时走线的焊盘

在这里插入图片描述
选择完后

右键

选择Complete

在这里插入图片描述
选中的网络同时拉出

在这里插入图片描述其实也可以直接框选

还可以设置各个走线之间的线距

更换主控制线

转换为单线模式

设置线间距

走线过程中

右键

选择Route Spacing

图片[6]-Allegro-群组走线-PCB设计社区-FPGA CPLD-ChipDebug

弹出 Route Spacing 对话框

选中User defined

在space选项中直接设置线宽

图片[7]-Allegro-群组走线-PCB设计社区-FPGA CPLD-ChipDebug

各走线之间间距

自动设置为Route Spacing对话框中设定的值

点击OK关闭对话框

更换主控制线

主控制线是带X的走线

走线过程中

右键

选择Change Control Trace

图片[8]-Allegro-群组走线-PCB设计社区-FPGA CPLD-ChipDebug

单击作为主控制线的焊盘

可以看到主控制线已经更换

图片[9]-Allegro-群组走线-PCB设计社区-FPGA CPLD-ChipDebug

转换为单线模式

走线过程中

右键

选择Single Trace Mode

图片[10]-Allegro-群组走线-PCB设计社区-FPGA CPLD-ChipDebug

作为控制线的走线就会单独拉出来

其他的走线不再跟随

如果走完某根线后

还有其他的走线需要单独处理

在Single Trace Mode下右键

选择Change Control Trace

即可单独处理其他走线

处理结束后,右键

去掉勾选Single Trace Mode

恢复到群组走线

图片[11]-Allegro-群组走线-PCB设计社区-FPGA CPLD-ChipDebug

请登录后发表评论

    没有回复内容