Cadence  Allegro如何设置差分对-PCB设计社区-FPGA CPLD-ChipDebug

Cadence Allegro如何设置差分对

PCB布线中,有着许多需要注意的点,比如:

  • 1.高频时钟线需要蛇形走线
  • 2.有些信号线需要设置差分对,差分走线

今天就来说一说如何在PCB中设置Allegro的差分对

1.选择最上面的Logic —— Assign differential Pair选项去设置差分对
image_1d294kev3vol1fk21ka017f81idep.png-12.4kB
2.设置差分对的界面如下
image_1d294o21c19b7qm266teillat16.png-27.5kB
3.
image_1d294r9qj1l77oenkm1rto1cc21j.png-27.6kB
4.设置好需要的设置差分对的信号后,点击Add添加
image_1d294u0s21cr81t6ba831d52eqh20.png-25.2kB
5.添加完成后,在上面Diff Pair会显示你已经添加成功
image_1d2950ejitcmo817ea2d1l4n2d.png-21.4kB

请登录后发表评论

    没有回复内容