一个学习信号完整性的layout工程师
在进行设计PCB时，经常会复用之前的参考设计，或者将其中的某一模块copy过来。因为之前的设计是经过测试验证的，所以有些相同的模块就没必要重新layout。避免引入未知的问题，但是在这个模块的导入或导出时，经常会遇到一些网络断链的情况。比如我们导出和导入布局时，因为设计单位的不同或者规则设计不一致，会出现下面的这种情况：
会有各种小飞线，如果我们在不想要改动布局或者器件布局合理的情况下，我们可以使用如下命令进行操作：
第一步：Derive connectivity
在Allegro的菜单下选择Tools命令，点击Derive connectivity，会弹出如下对话框：
第二步：convert lines to connect lines
连接飞线，一般勾选前两个命令，点击OK，就可以看到飞线消失了，如下图所示：
上一篇文章：Cadence Allegro PCB设计88问解析(二十五) 之 Allegro中交换pin网络（交换器件引脚） 的链接如下，大家可以点击查看哟：链接: link
以上资料主要是本人在PCB设计中和网络搜索整理而成
如有雷同或错误，希望各位大神留言指正，感谢！！！
没有回复内容