Cadence Allegro元器件对齐以及skill对齐的简单方法-PCB设计社区-FPGA CPLD-ChipDebug

Cadence Allegro元器件对齐以及skill对齐的简单方法

首先介绍一下Allegro PCB软件本身的对齐操作:

在Setup中点击Placement Edit,如下图所示:
在这里插入图片描述
框选需要对齐的元件(前提是Find面板选择Symbol)然后右键选择如下:
在这里插入图片描述
在Options面板中选择对齐的方式,包括左右对齐,上下对齐、等间距分布:
在这里插入图片描述
介绍一种使用skill命令简单的左右、上下对齐的方式;

在如下的Cadence安装目录下找到allegro.ilinit文件,注意,一般情况下这个目录是没有allegro.ilinit这个文件的,可以在Cadence的安装的大目录下全局搜索allegro.ilinit该文件,找到之后复制到下面的目录
在这里插入图片描述
打开allegro.ilinit文件,在其中输入load(“move_via_pin.il” “chinapcblayout”)关闭保存;将文件move_via_pin.il(需要该文件的可以评论找我要)复制到上述的同一个目录下;最后打开上目录下的env文件(目的是建立对齐的快捷键),在env文件中输入:
funckey 2 move_pin_via_x
funckey 3 move_pin_via_y

上述语句说明我建立的快捷键是2和3
在pcb页面点击2或者3,选中要对齐的文件的pin就可以实现对齐(左右对齐可能有个小bug,会对引脚高亮,但是并不影响使用,可是随时取消高亮)

 

请登录后发表评论

    没有回复内容