Allegro怎么隐藏铺铜-PCB设计社区-FPGA CPLD-ChipDebug

Allegro怎么隐藏铺铜

在使用cadence allegro 进行PCB设计时,为了方便布局和走线,或者查看某一器件,我们时常会用到隐藏或显示铺铜这个操作命令;而这个操作命令又分两种情况,一是同时隐藏或显示电气走线和铺铜,二是只隐藏铺铜、电气走线保持显示。因此笔主今天就简单为大家介绍一下allegro是怎么使用隐藏或显示铺铜这两种操作命令的,希望对有需要的朋友有所帮助。1 同时隐藏或显示电气走线和铺铜

首先使用allegro软件打开我们所需要的PCB文件,然后找到Visibility对话框,然后找到Etch列,点击下面的图标即可,点击哪一层,对应那一层的走线和铺铜就可以隐藏或显示。

20250206182438982-image

2 只隐藏铺铜、电气走线保持显示

点击Setup→User Preferences→Display→Shape_fill;然后再no_etch_shape_display后面的方框中打√(打√为隐藏铺铜,不打√表示显示铺铜),最后点击Apply→OK即可。

(这里需要注意的是:上述步骤操作完成后,需要用鼠标进行缩放一下,才能够看到隐藏或显示铺铜的效果)

20250206182451487-image

 

 
请登录后发表评论

    没有回复内容