Allegro之Enhance pad Entry(增强焊盘进入约束功能)的使用-PCB设计社区-FPGA CPLD-ChipDebug

Allegro之Enhance pad Entry(增强焊盘进入约束功能)的使用

pcb布线时,有时候会从器件的焊盘往外拉线,为了避免出现类似情况

图片[1]-Allegro之Enhance pad Entry(增强焊盘进入约束功能)的使用-PCB设计社区-FPGA CPLD-ChipDebug出现锐角焊盘内绕线等等

20250206182556798-image

 

20250206182547384-image

可在add connect操作下,右键勾选Enhance pad Entry来增强焊盘进入的约束,可有效防止上述情况的出现

具体效果可勾选后在slide(修线)命令下,对线进行操作体会。

请登录后发表评论

    没有回复内容