如何在不重新启动ispLEVER工具的ActiveHDL的情况下重新编译我的测试平台？

为方便起见，用户可能希望在不退出ActiveHDL的情况下对测试平台进行更改。

为此，需要重新编译测试平台，然后重新启动模拟。
该
最简单的方法

1. 重新编译testbench并重新启动是在ActiveHDL控制台中发出命令：
   • 编译测试平台
     vlog {testbench_name}
   • //对于Verilog
     vcom {testbench_name}
2. //用于VHDL
3. 重新开始

运行100 us（或模拟时间）

这只会重新编译测试平台，但不会在较低级别捕获任何设计更改。
该
最完整的方式

1. 从AHDL命令行执行此操作是：

   查看ispLEVER控制台并找到最后一个命令发布通知。

   它看起来像：

2. 启动：’C：\ ispTOOLS7_1 \ active-hdl \ bin \ avhdl.exe -do“{testbench_name} _activehdl.do”’
   

   在这种情况下，“{testbench_name} _activehdl.do”是ispLEVER启动ActiveHDL的do文件。

它将编译所有内容并启动模拟。

使用Ctrl-C复制* .do文件名。

转到AHDL命令控制台并通过粘贴（Ctrl-V）* .do文件名启动相同的脚本。。例如
。＆GT; 。do {testbench_name} _activehdl.do
。这将重新编译所有并重新启动模拟。
。与ispLEVER 7.1或更高版本的ispLEVER工具相关