allegro设置自动保存方法-PCB设计社区-FPGA CPLD-ChipDebug

allegro设置自动保存方法

图片[1]-allegro设置自动保存方法-PCB设计社区-FPGA CPLD-ChipDebug

 

 

utosave:是否开启自动保存,若需要开启,请将其选中
autosave_dbcheck:自动保存前是否进行dbcheck,选中保存时间可能会长几秒。根据个人情况选择
autosave_name:自动保存的文件名,会先当前pcb目录下生成一个以该名称命名的文件。
autosave_time:自动保存间隔时间,单位分钟。可设置10-300分钟。
设置好各项参数后,点击确定即可。

 

 

 

 

 

 

 

 

 

 

请登录后发表评论

    没有回复内容