3.1i SP5约束编辑器,VIETEX-E不能选择LVCMOS18 I/O标准-Xilinx-AMD社区-FPGA CPLD-ChipDebug

3.1i SP5约束编辑器,VIETEX-E不能选择LVCMOS18 I/O标准

描述

一般描述:

使用A3.1IYSP5,我的目标是ViTEX-E设计。当我试图在约束编辑器中选择LVCMOS18 I/O标准时,该工具允许我在下拉菜单中选择它,但是我不能设置它。一旦我选择了LVCMOS18,框变得灰白,并没有设置I/O标准。

解决方案

为了解决这个问题,手动指定UCF文件中的I/O标准。

这是固定在4.1I软件。

请登录后发表评论

    没有回复内容