3.1I核心发生器-8B/10B编码器和解码器仿真错误-“实例化”ECOCODRY8B10BYV1BASE失败(设计单元未找到)。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

3.1I核心发生器-8B/10B编码器和解码器仿真错误-“实例化”ECOCODRY8B10BYV1BASE失败(设计单元未找到)。

描述

关键词:核心生成器,COREGEN,DYIP2,IP更新,编码器,解码器,B,10B,
仿真误差,Verilog

紧迫性:标准

一般描述:
当在MTI Verilog中执行编码器的行为仿真时,我遇到了
下列错误:

“EnCODEL8B10BYV1BASE”的错误实例化失败(设计单元未找到)。

解码器出现类似的错误。

解决方案

出现此问题是因为.VEO文件缺少对库的引用。
EnCODE 8B10BYV1BASE.V文件。

若要解决此问题,请在测试台或源代码中添加以下行:
包括“XILIXXCORILB/ECOCODE88B10BYV1BASE.V”

例如,您的库包含将是这样的:

/———–这里开始为库包含——/LIPBTAG

//SyopiStReTeleXOFF
“包括”XILIXXCORILB/ECOCODE88B10BYV1O0.V“
“包括”XILIXCORILB/ECOCODE8B10BYV1BASE V.
//SyopiStRelATEXON

//LbpTaGixEndo—–末端库包含———–

这个问题被安排在2001年3月到期的3.1i IP更新3中。

请登录后发表评论

    没有回复内容