logic is an unknown typeXL_易灵思FPGA16天前发布30 程序从primus修改到efinity出错,文件是.sv,提示logic未和,是知道是否与文件的添加顺序有关,把相关的文件从工程中删除再添加了一次就可以好。
没有回复内容