3.1I XST—Verilog综合:XST在综合Verilog文件时挂在50%。-Xilinx-AMD社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容