3.1i XST – VHDL LOC属性被忽略。

xilinx_wiki

6年前发布

描述

关键词：XST、VHDL、LOC、属性、约束

紧迫性：标准

一般描述：
当放置在NCF文件中时，LOC属性不传递到NCF文件中。建筑学
部分的VHDL代码。

解决方案

若要更正此问题，请将LOC约束实例化和赋值放置在
实体设计部分。

例如：

库IEEE；
使用IEEE.STDYLogiCy1164.ALL；

实体测试是
端口（D）：在STDYLogic中；
CLK：在STDYLogic中；
问：输出STDYLogic）；
属性LOC：字符串；
D的属性LOC：信号是“D8”；D8是PIN名称
结束实体；

TestYFF建筑拱廊

开始

进程（CLK）开始
如果CLK’事件和CLK =“1”，那么
q＝D；
如果结束；

结束过程；
架构结束；

评分

欢迎为Ta评分