如何抑制有关“未定义库模块”的ActiveHDL错误警报?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

如何抑制有关“未定义库模块”的ActiveHDL错误警报?

运行Aldec时序仿真时有关未定义模块的错误警报:

==================================================

===========================

Aldec Active-HDL仿真工具可能会向用户标记下面显示的这种编译器警告(VCP2515消息ID)。
这些警告不会影响模拟结果。

警告:VCP2515 gen.v:(8,1):未定义模块:使用了and2。

  1. 在此类实例化中不会检查端口连接规则。

    有很多方法可以抑制这种警告:

    从Aldec安装层次结构中更改“error.msg”

    例如,

    在文件\ BIN \ errors.msg中,

    将此类消息的警告级别从1更改为9

  2. (原始行注释掉如图所示):

    // .VCP2515 .W1 .W1。未定义模块:使用了%s。

在此类实例化中不会检查端口连接规则。
.VCP2515 .W9 .W9。未定义模块:使用%s。

在此类实例化中不会检查端口连接规则。
。使用以下命令选项运行编译将此消息的级别更改为W9
。%alog -err VCP2515 W9 gen.v.
。有关更多信息,请参阅Aldec在线文档:
。Active-HDL宏语言参考:搜索“alog | vlog | vlcomp”

请登录后发表评论

    没有回复内容