3.1i ViTEX-E速度文件-影响时钟歪斜的速度建模问题已被固定。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

3.1i ViTEX-E速度文件-影响时钟歪斜的速度建模问题已被固定。

描述

关键词:VIETEX-E,速度,定时,时钟,偏斜

紧迫性:标准

一般描述:
影响时钟偏差的速度建模问题已得到解决。

解决方案

这个问题在最新的3.1i服务包中是固定的:
HTTP://Spop.xILIX.COM/Sputp/TekSuff/SWI更新. 第一
包含修复的Service PACK是3.1i Service PACK 6。

请登录后发表评论

    没有回复内容