FISE 3.1 -ABEL-XST流程可能为双向引脚创建错误的逻辑。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

FISE 3.1 -ABEL-XST流程可能为双向引脚创建错误的逻辑。

描述

关键词:ABEL,XST,三态,三态,双向,PIN反馈

紧迫性:标准

一般描述:
在双向端口的输入驱动另一个输出引脚的情况下,
Abel-XST流可以产生错误的逻辑。

例子:
IOINA,InA,OutnEnable,OutB B引脚;
方程
IIOA=InA;
IOA.AOE = OutIn启用;
OUTXB=IOIA.PIN;

解决方案

如果你的设计中有一个类似于上面描述的PIN配置,那么
应该使用AbE-BURF流程为基础ISE 3。X版本。

上面的信号配置将使用
Abel-Burf流。

这个ABEL-XST问题将在下一个主要软件版本中得到纠正。

请登录后发表评论

    没有回复内容